고려대학교 세종학술정보원

링크메뉴

통합검색

사이트내 검색

부가기능

XML보기XML 
多重 프로세서 시스템을 위한 效率的인 同期化 技法

상세 프로파일

상세정보
상세정보
학위구분 박사
일반장르 E-학위논문
형태사항
     marcform Electronic
서명사항
     서명 多重 프로세서 시스템을 위한 效率的인 同期化 技法
저자사항(개인명)
     저자명 윤석한
     학과/전공 고려대학교 대학원:전자공학과
자료유형 텍스트
발행사항
     발행지명(텍스트) 서울
     발행기관 고려대학교
     발행년 1994
     발행년 1994
     발행연속성 monographic
언어사항
     iso639-2b(코드) 한국어
주기 부록포함
참고문헌 :103 -111장
고대 학위논문분류표 전자공학과(舊전자통신학과)/전자컴퓨터공학과
바로가기

목차/초록

Various multiprocessor systems have been developed to enhance the per-
formance of computer systems. Since increasing the number of processors
in a multiprocessor system causes communication overhead for the synchro-
nization among processors, the system performance may not be improved
as the number of processors increases, In many of current systems, the spi%
focf synchronization scheme is used because of its simple structure. How-
ever, the scheme needs to be Implemented carefully because the processors
contending the focA uanasfes keep spinning, which affects the system per-
formace, Out of the motivation of using caches for eHcient synchronization
two schemes we.e p.oposed lately. One is the qOLB(Queue On Lock Bit)
scheme where a queue of spinning processors is implemented in the shared
memo.y and caches, and the othe. is the LBP(Lock Based p.otocol) scheme
where a cache protocol and a synchronization protocol are combined. Com- bining cache and synchronigation protocols, however, makes the implemen-
tation diHcult. Moreover, modifying cache protocol would be impossible
when microprocessors providing cache protocols Inside of the ch3ps are used
to bulid a system.
To solve the p.oblem, a new scheme called eCr(Queueing and Caching
with the exchange primitive based on the spin lock) for eHclent processor
synchronization, is proposed in this dissertation. The main characteristic
of the scheme is to provide a synchronization protocol completly separated
from the cache protocol. In the scheme, both the cacAtnf for the lock
variables and the 9%e%emf for the spinning processors are processed with
a simple hardware architecture composed of a lock cache, a lock address
buffer, a queue buffer, three comparators, and a state machine. The QCX
scheme was implemented in the TICOM 111 system, which is a typical shared
memory multiprocessor system developed by ETRI. The hardware for the
scheme was implemented in the Main Processing Unit of the TICOM 111
system as an ASIC by utilizing the 0.8 micron BiCMOS technology.
A hardware gimulation model and a workload model were established
to evaluate the performance of the QCX scheme. In the simulation, the
performance was measured with increasing the number of processors up
to 30 on different contentions for the lock varables. To compare the QCX
scheme to the QOLB and the tBP schemes, the performance of two schemes
were also measured in the same simulation environment .
A comprehensive evaluation o( the QCX scheme was reviewed in three
different aspects. First, the hardware eHciency of the QCX scheme is the
best. Secondly, the software utiligation is good for all three schemes, And
lastly, the performance of the QOLB scheme is the best in less contention
and that of the LBP scheme is the best in heavy contention. However, the
QCX scheme is ranked the second in both cases.
Although the QCX scheme is ranked the second in terms of perfor-
mance, it is to be the most eBcient one when implementation feasibility
and practicability are conisidered. In other words, since the tBP scheme is
very dincult to be implemented, it is not plausible to anticipate the per-
formance showed in the simulation. And the QCX scheme shows better
performance than the QOLB scheme in case of heavy contention on shared
data. In conclusion, the QCX scheme is evaluated to be the most encient
one among three processor synchronigation schemes considered here

ABSTRACT = 5
목차 = 8
그림목차 = 11
표 목차 = 14
약어표 = 15
Ⅰ. 서론 = 17
Ⅱ. 다중 프로세서 시스템 동기화 = 22
 2.1 다중 프로세서 시스템 모델 = 22
 2.2 동기화 프리미티브 = 25
 2.3 동기화 알고리즘 = 28
Ⅲ. 동기화 기법 비교 분석 = 31
 3.1 스핀록의 문제점 = 31
 3.2 소프트웨어 기법 = 34
 3.3 하드웨어 기법 = 38
 3.4 하드웨어 동기화 기법 분석 = 41
  3.4.1 QOLB기법 = 41
  3.4.2 LBP기법 = 47
 3.5 QOLB와 LBP 기법의 문제점 = 53
Ⅳ. 제안하는 동기화 기법(QCX기법) = 54
 4.1 설계 고려 사항 = 54
 4.2 QCX 알고리즘 = 59
  4.2.1 Caching 알고리즘 = 59
  4.2.2 Queueing 알고리즘 = 60
 4.3 QCX 하드웨어 = 64
 4.4 QCX 프로토콜 = 66
  4.4.1 QCX 프로토콜 상태천이 = 66
  4.4.2 QCX_df 프로토콜 상태천이 = 69
  4.4.3 QCX_sf 프로토콜 상태천이 = 72
Ⅴ. QCX 동기화 기법 구현 = 74
 5.1 TICOMⅢ 시스템 = 74
 5.2 QCX 하드웨어 제어 신호 = 81
 5.3 QCX의 HDL 구현 = 84
  5.3.1 스테이트 머신 = 84
  5.3.2 잠금번지 비교 = 86
  5.3.3 잠금데이타 비교 = 87
  5.3.4 프로세서 ID 비교 = 88
 5.4 ASIC 침 구현 = 89
Ⅵ. 성능 시뮬레이션 및 시험 = 95
 6.1 성능 시뮬레이션 = 95
  6.1.1 시뮬레이션 모델 = 95
  6.1.2 시뮬레이션 수행 = 99
  6.1.3 시뮬레이션 결과 = 100
 6.2 시험 = 104
  6.2.1 타이밍 검증 = 104
  6.2.2 보드 시험 = 106
 6.3 검토 및 평가 = 109
  6.3.1 하드웨어 효율성 = 109
  6.3.2 소프트웨어 활용성 = 111
  6.3.3 성능 평가 = 113
Ⅶ. 결론 = 115
참고문헌 = 119
부록 = 128
 부록 A. QCX HDL 프로그램 = 129
 부록 B. 프로세서당 평균 수행 시간 = 140
 부록 C. 타이밍 검증 결과 = 144
 부록 D. 시험 프로그램 = 152
국문초록 = 155

태그

  • 태그

나의 태그

나의 태그 (0)

모든 이용자 태그

모든 이용자 태그 (0) 태그 목록형 보기 태그 구름형 보기
 

서평

  • 서평