| 000 | 00640namccc200229 k 4500 | |
| 001 | 000000652236 | |
| 005 | 20100806095230 | |
| 007 | ta | |
| 008 | 990319s1998 ulka 001a kor | |
| 020 | ▼a 898649728X ▼g 93560 : ▼c \15000 | |
| 040 | ▼a 245011 ▼c 245011 ▼d 211009 | |
| 049 | 1 | ▼l 121039007 ▼f 과학 ▼l 121039008 ▼f 과학 |
| 082 | 0 4 | ▼a 621.391 ▼2 21 |
| 085 | ▼a 8567 ▼2 KDCP | |
| 090 | ▼a 621.391 ▼b 1998 | |
| 100 | 1 | ▼a 박세현 |
| 245 | 1 0 | ▼a (디지털 시스템 설계를 위한)VHDL 기본과활용 / ▼d 박세현 저. |
| 260 | ▼a 서울 : ▼b 그린 , ▼c 1998. | |
| 300 | ▼a 391 p. : ▼b 삽도 ; ▼c cm. | |
| 500 | ▼a 부록 및 색인포함 | |
| 950 | 0 | ▼b \15000 |
소장정보
| No. | 소장처 | 청구기호 | 등록번호 | 도서상태 | 반납예정일 | 예약 | 서비스 |
|---|---|---|---|---|---|---|---|
| No. 1 | 소장처 과학도서관/Sci-Info(1층서고)/ | 청구기호 621.391 1998 | 등록번호 121039007 (1회 대출) | 도서상태 분실(장서관리) | 반납예정일 | 예약 | 서비스 |
| No. 2 | 소장처 과학도서관/보존서고5(동양서)/ | 청구기호 621.391 1998 | 등록번호 121039008 (38회 대출) | 도서상태 대출가능 | 반납예정일 | 예약 | 서비스 |
컨텐츠정보
책소개
조합논리회로, 순서논리회로등 VHDL을 이용한 디지털 회로 기본 설계와 기본 활용을 다룬다.
정보제공 :
저자소개
박세현(지은이)
맥이 좋아 취미로 개발하다 정신차려보니 개발로 먹고 살고 있는 평민 개발자. 잠시 고향과도 같던 맥과 iOS 개발을 떠났다가 깊은 후회 후, 다시 iOS 개발로 돌아와 행복한 시간을 보내고 있다. 요즘엔 판교에서 서식 중이다.
목차
목차 제1장 Programmable Logic Device와 VHDL 기본 1.1 디지털 설계에 이용되는 PLD = 2 1.1.1 PROM(Programmable Read Only Memory) = 2 1.1.2 PLA(Programmable Logic Array) = 3 1.1.3 PAL( Programmable Array Logic) = 5 1.2 Simple PLD와 High-Density PLD = 6 1.2.1 CPLD(Complex Programmable Logic Device) = 7 1.2.2 FPGA(Field Programmable Gate Array) = 8 1.2.3 ALTERA의 CPLD = 9 1.3 VHDL을 이용한 디지털회로 설계 = 11 1.3.1 VHDL의 특징 = 11 1.3.2 VHDL을 이용한 기본설계 2단계 = 12 1.4 VHDL의 기본 활용 = 15 1.4.1 2입력 OR게이트 설계 = 16 1.4.2 4입력 NOR게이트 설계 = 16 1.4.3 간단한 조합논리 설계 = 17 1.5 Port와 Port signal = 18 제2장 VHDL 컴파일을 위한 Max + plusⅡ 운용 2.1 소프트웨어 운용 = 24 2.1.1 프로그램 실행 = 24 2.1.2 Text File 생성 = 25 2.1.3 Device 설정 = 28 2.1.4 컴파일(Compile) 실행 = 29 2.1.5 시뮬레이션(Simulation) = 31 2.1.6 시뮬레이션을 통한 VHDL 설계의 검증 = 34 2.1.7 VHDL 설계의 Timing 분석 = 37 2.2 하드웨어 운용 = 39 2.2.1 CPLD의 Pin / Locate / Chip 설정 = 39 2.2.2 컴파일(Compile) 실행 = 43 2.2.3 프로그램 다운로드(Down Load) = 44 제3장 VHDL 기본 실습 3.1 VHDL의 동작적 표현방식 = 47 3.1.1 자료흐름 표현 = 48 3.1.2 Process문에 의한 표현 = 50 3.2 개체(Object)와 연산자 = 53 3.2.1 Signal = 53 3.2.2 Variable = 56 3.2.3 Constant = 59 3.2.4 연산자(Operator) = 62 3.3 순차처리문 실습 = 65 3.3.1 Process문 = 66 3.3.2 If문 = 70 3.3.3 Case문 = 77 3.3.4 Loop문 = 80 3.4 병행처리문 실습 = 85 3.4.1 조건적 병행처리문 = 85 3.4.2 선택적 병행처리문 = 88 3.5 구조적 표현 실습 = 91 3.5.1 Component문 = 92 3.5.2 Generate문 = 98 3.5.3 Generic문 = 102 제4장 Package와 부프로그램 실습 4.1 Library와 Package = 108 4.2 부프로그램1 (Procedure) = 116 4.3 부프로그램2 (Function) = 122 제5장 조합논리회로 설계 및 실습 5.1 조합논리회로 기본 이론 = 130 5.2 8입력 nor게이트 설계 = 132 5.3 스위치와 7 sgment LED = 135 5.4 키패드와 LED = 138 5.5 키패드와 7 sgment LED = 141 5.6 8097 microprocess 시스템에서 decoder 설계 = 145 5.7 code converter 설계(ROM 이용) = 149 제6장 순서논리회로 설계 실습 6.1 기본 이론 = 156 6.2 J-K filp / flop 설계 = 162 6.3 Edge Detector 설계 = 165 6.4 Counter 설계 = 169 6.4.1 UP 카운터 설계 = 170 6.4.2 카운터 분주 = 172 6.4.3 UP / DOWN 카운터 설계 = 175 6.4.4 키 입력에 의한 카운터 = 177 6.5 State Machine = 180 6.5.1 Moore Machine = 181 6.5.2 Mealy Machine = 193 6.6 7 segment LED display 제어 = 193 6.6.1 7 segment LED Static display 방식 = 195 6.6.2 7 segment LED Dynamic display 방식 = 199 6.7 RAM 설계 = 205 6.7.1 RAM을 이용한 7 segment LED의 Static display 방식 = 209 6.7.2 RAM을 이용한 7 segment LED의 Dynamic display 방식 = 215 제7장 VHDL 활용 7.1 StopWatch 설계 = 224 7.1.1 7 sgment LED의 Static display 방식 = 224 7.1.2 7 sgment LED의 Dynamic display 방식 = 230 7.2 전자키 설계 = 235 7.3 자동 판매기 설계 = 241 7.4 Step Motor 제어기 설계 = 253 7.5 LCD 제어장치 설계 = 258 7.5.1 Microprogramming을 이용한 LCD 제어장치 설계 = 266 7.5.2 State Machine을 이용한 LCD 제어장치 설계 = 283 7.6 키보드 입력장치 설계 = 293 7.6.1 키보드 입력과 LED 출력 = 297 7.6.2 키보드 입력과 LCD 출력 = 302 7.7 LCD와 프린터를 이용한 키보드 출력기 설계 = 313 7.8 VGA 표시장치 설계 = 325 7.9 간단한 계산기 설계 = 341 부록 1 : FLEX10K10Q와 10K20RC의 DEVICE PIN = 376 부록 2 : FLEX10K10Q와 10K20RC BOARD의 I / O PIN 구성 = 377 부록 3 : ASCII Code = 384 찾아보기 = 385 참고문헌 = 393