목차
1장 정보의 2진수 표현 = 1
1·1 정보의 2진수 표현 = 1
1·2 메모리 = 6
1·3 2진수 체계 및 각종 코드 = 9
1·4 2진수 연산 = 16
2장 디지털 논리, 논리 게이트, 부울 대수 = 19
2·1 디지털 논리 = 19
2·2 디지털 논리 연산 = 26
2·3 논리 게이트 = 27
2·4 부울 대수 = 36
2·5 논리게이트의 변환 = 40
3장 조합논리회로 설계 = 49
3·1 논리식의 표현 = 49
3·2 Karnaugh map을 이용한 논리식의 간소화 = 55
3·3 Don't care condition = 71
3·4 조합논리회로 설계 예제 = 73
4장 조합논리회로 응용 = 83
4·1 디지털 논리회로에서 수 = 83
4·2 수의 연산 회로 = 94
4·3 Decoder = 104
4·4 Multiplexer와 demultiplexer = 106
4·5 Parity = 113
5장 순차논리회로 설계 = 123
5·1 순차논리회로의 개념 = 123
5·2 래치 = 132
5·3 플립플롭 = 132
5·4 순차논리회로 분석 = 140
5·5 순차논리회로 설계 = 145
6장 레지스터와 카운터 = 171
6·1 레지스터의 기초 = 171
6·2 병렬입력 직렬출력형 쉬프트 레지스터 = 183
6·3 직렬입력 병렬출력형 쉬프트 레지스터 = 189
6·4 쉬프트 레지스터의 응용 = 194
6·5 카운터 = 195
7장 VHDL 소개 = 221
7·1 HDL의 정의와 종류 = 221
7·2 VHDL의 탄생 = 222
7·3 VHDL의 특징 = 223
7·4 VHDL의 매력과 파워 = 223
7·5 VHDL의 시뮬레이션 모델 = 224
8장 VHDL의 기본구조 = 227
8·1 Library의 선언 = 227
8·2 VHDL의 구조 = 228
8·3 Architecture의 본체 = 232
8·4 Literal = 236
8·5 자료형 = 237
8·6 객체 = 239
8·7 VHDL 연산자 = 247
9장 VHDL 문법 = 253
9·1 순차적인 처리 표현 = 253
9·2 순차처리문 = 255
9·3 Data flow 방식에서 사용되는 문법 = 268
9·4 구조적 표현 = 272
9·5 Library와 package = 282
9·6 Procedure와 function = 286
부록 A VHDL을 사용하기 위한 ALTERA MAX+PLUS Ⅱ 사용법 = 297
A·1 Text Editor의 사용법 = 297
A·2 Text Editor에서 VHDL 기술 방법 = 300
A·3 VHDL 컴파일 = 310
A·4 Waveform Editor를 이용한 시뮬레이션 = 315
A·5 VHDL timing 분석을 위한 Timing Analyzer 사용법 = 327
A·6 MAX+PLUS Ⅱ Programmer 사용법 = 331
부록 B 예제와 연습문제에 대한 VHDL 코드와 시뮬레이션 결과 = 314
부록 C STD_LOGIC_1164와 STD_LOGIC_TEXTIO = 387
C·1 STD_LOGIC_1164 package = 387
C·2 STD_LOGIC_TEXTIO package = 418
