목차
1장 서론 = 1
1.1 하드웨어 설계환경 = 1
1.2 하드웨어 기술 언어 = 3
1.3 VHDL의 출현 = 4
1.4 VHDL의 특징 = 5
1.5 VHDL의 단점 = 7
1.6 VHDL의 표현 방법 = 7
1.7 VHDL을 이용한 설계 과정 = 8
2장 VHDL의 기초와 이해 = 11
2.1 기본 구성 = 11
2.1.1 Entity 선언 = 12
2.1.2 Architecture Body = 15
2.1.3 Subprogram과 Package = 17
2.1.4 Design Library = 21
2.2 Data Type과 Object = 22
2.2.1 Literal = 22
2.2.2 Data Type = 23
2.2.3 Object = 29
2.2.4 Attribute와 연산자 = 30
2.3 동작적 기술 = 33
2.3.1 Process문 = 33
2.3.2 순차(Sequential)문 = 34
2.4 데이터플로우 기술 = 41
2.4.1 Concurrent Signal Assignment문 = 41
2.4.2 Concurrent Assertion문 = 43
2.5 구조적 기술 = 44
2.5.1 Component 선언 = 44
2.5.2 Component instantiation문 = 44
2.5.3 Configuration specification = 45
2.5.4 Generate문 = 47
2.6 그 외의 주요 기능 = 47
2.6.1 Configuration 선언 = 48
2.6.2 Resolution Function = 49
2.6.3 Overloading = 49
2.6.4 Block문과 Guarded Signal Assignment문 = 50
2.6.5 Disconnection Specification = 51
2.6.6 Alias Declaration = 52
3장 프로그램 가능한 논리 = 53
3.1 프로그램 가능한 논리 소자란? = 53
3.2 프로그램 가능한 논리의 장점 = 54
3.3 프로그램 기술 = 55
3.4 CPLD란? = 57
3.4.1 프로그램 가능한 상호 연결 = 58
3.4.2 논리 블록 = 59
3.4.3 적항 배열 = 60
3.4.4 적항 분포 = 60
3.4.5 매크로셀 = 61
3.4.6 I／O 셀 = 63
3.4.7 다른 CPLD의 특징 = 64
3.5 FPGA란? = 65
3.5.1 FPGA의 구조 = 67
3.5.2 기술과 구조의 모순 = 68
3.5.3 SRAM과 반퓨즈의 비교 = 74
3.5.4 다른 FPGA 특징 = 76
4장 Altera의 Maxplus2 사용법 = 77
4.1 ALTERA MAX+PLUS Ⅱ의 구성 = 77
4.2 ALTERA MAX+PLUS Ⅱ의 설계 과정 = 78
4.3 Design Files = 79
4.4 Ancillary files = 80
4.5 Project = 80
4.6 ALTERA MAX+PLUS Ⅱ Graphic Editor = 81
4.6.1 Graphic Editor 화면으로 들어가기 = 81
4.6.2 Project명 설정하기 = 82
4.6.3 Graphic Editor 창 열기 = 84
4.6.4 새로운 파일명 저장하기 = 85
4.6.5 회로도를 그리기 위한 게이트심벌 불러오기 = 86
4.6.6 부품간의 배선하기 = 89
4.6.7 입, 출력 단자(터미널)에 이름 부여하기 = 89
4.6.8 설계한 회로의 저장 및 오류 검사하기 = 90
4.6.9 설계한 회로를 심벌로 만들기 = 91
4.6.10 심벌을 이용한 회로 설계하기 = 92
4.6.11 Project명과 File명 설정하기 = 92
4.6.12 심벌을 Graphic Editor 화면에 불러와서 설계하기 = 93
4.6.13 설계한 회로의 저장 및 오류 검사하기 = 95
4.7 ALTERA MAX+PLUS Ⅱ Waveform Editor = 95
4.7.1 Waveform Editor 불러오기 = 96
4.7.2 입력과 출력에 대한 노드 지정하기 = 97
4.7.3 입력 파형 설정하기 = 99
4.7.4 시뮬레이션 과정 수행하기 = 102
4.8 ALTERA MAX+PLUS Ⅱ Compiler = 104
4.8.1 Compiler 불러오기 = 104
4.8.2 디바이스를 고려하지 않은 컴파일 = 105
4.8.3 디바이스를 고려할 컴파일 = 106
4.8.4 Compiler의 각 단계별 과정 = 106
4.8.5 디바이스 선정하기 = 107
4.8.6 선택한 디바이스의 입·출력 핀 설정하기 = 108
5장 회로도를 이용한 디지털 회로 설계 = 111
실험 1 디지털 조합회로 설계 = 111
실험 2 디지털 순차회로 설계 = 117
6장 VHDL 기초 실습 = 123
실험 1 객체와 연산자 = 123
실험 2 VHDL의 동작적 표현 방식 = 127
실험 3 VHDL의 구조적 표현 방식 = 132
7장 패키지와 부프로그램 = 137
실험 1 라이브러리(Library)와 패키지(Pagkage) = 137
실험 2 부프로그램(subprogram) = 142
8장 VHDL을 이용한 조합회로 설계(응용) = 147
실험 1 회로를 VHDL로의 기술 = 147
실험 2 조합논리 회로(Combinational Logic) 설계 = 150
9장 VHDL을 이용한 순차회로 설계(응용) = 159
실험 1 동기형과 비동기형 순서논리회로 = 159
실험 2 유한 상태 기계(Finite State Machine, FSM) = 163
10장 응용 모듈을 위한 VHDL = 171
실험 1 신호등 설계 = 171
실험 2 온도센서 제어 = 175
실험 3 도트매트릭스 설계 = 178
실험 4 엘리베이터 설계 = 182
부록 = 189
찾아보기 = 257
