Detail View

목차
추천의 글 = 3
머리말 = 5
제1장 FPGA & ASIC 개요
 1-1 ASIC이란 = 16
  1.1.1 ASIC의 개요 = 15
  1.1.2 ASIC 분류 = 16
제2장 VHDL 문법
 2-1 VHDL이란? = 35
  2.1.1 VHDL 출현 = 35
  2.1.2 하드웨어 설계와 VHDL = 35
  2.1.3 VHDL의 특징 = 37
  2.1.4 VHDL 설계 단위의 표현 = 38
 2-2 VHDL의 구성 = 40
  2.2.1 VHDL의 기초표현 = 40
  2.2.2 VHDL의 기본 구성 = 46
 2-3 객체와 자료형 및 연산자 = 52
  2.3.1 객체(object) = 52
  2.3.2 자료형(Data Type) = 57
  2.3.3 속성(attribute) = 62
  2.3.4 연산자(operator) = 63
 2-4 VHDL의 표현기법 = 70
  2.4.1 자료흐름적 표현기법(Data Flow Modeling Description) = 70
  2.4.2 동작적 표현(Behavioral Modeling Description) = 71
  2.4.3 구조적 표현기법(Structural Modeling Description) = 73
 2-5 VHDL 문장 표현 = 75
  2.5.1 선언문(Declaration Statement) = 75
  2.5.2 순차문(Sequential Statement) = 76
  2.5.3 병행문(Concurrent Statement) = 86
제3장 ISE 사용법
 3-1 Xilinx ISE Webpack 설치 = 95
  3.1.1 ISE Webpack Download = 95
  3.1.2 ISE Webpack 설치 = 98
 3-2 Modelsim Xilinx Edition 설치 = 103
  3.2.1 Modelsim XE(Xilinx Edition) Download = 103
  3.2.2 Modelsim XE(Xilinx Edition) 설치 = 105
  3.2.3 Modelsim XE License 등록 = 106
 3-3 ISE Webpack을 통한 VHDL 설계 = 110
  3.3.1 ISE Webpack 실행 = 110
  3.3.2 프로젝트(Project) 생성 = 113
  3.3.3 VHDL 코드 작성 및 저장 = 117
  3.3.4 VHDL 코드 문법 체크(Syntax Check) = 119
 3-4 ISE Webpack을 통한 시뮬레이션 = 121
  3.4.1 TestBench 코드 작성 = 121
  3.4.2 시뮬레이터(Simulator) 불러오기 = 123
  3.4.3 Modelsim XE를 통한 시뮬레이션 = 127
 3-5 ISE Webpack을 통한 합성 및 적용 = 131
  3.5.1 VHDL 코드 합성(Synthesis) = 131
  3.5.2 UCF(User Constraints File) 작성 = 133
  3.5.3 적용(Implementation) = 136
 3-6 iMPACT를 이용한 FPGA Download = 141
  3.6.1 Bit Stream 파일 생성 = 141
  3.6.2 Bit Stream 파일 다운로드 = 142
  3.6.3 Bit파일을 MCS파일로 변환하기 = 144
  3.6.4 MCS파일을 PROM에 쓰기 = 149
제4장 VHDL 조합회로 설계
 4-1 반가산기 설계 = 153
  4.1.1 동작 = 153
  4.1.2 하드웨어 설계 = 154
  4.1.3 구현 및 테스트 = 156
 4-2 전가산기 설계 = 158
  4.2.1 동작 = 158
  4.2.2 하드웨어 설계 = 159
  4.2.3 구현 및 테스트 = 163
 4-3 인코더 설계 = 165
  4.3.1 동작 = 165
  4.3.2 하드웨어 설계 = 166
  4.3.3 구현 및 테스트 = 169
 4-4 디코더 설계 = 171
  4.4.1 동작 = 171
  4.4.2 하드웨어 설계 = 173
  4.4.3 구현 및 테스트 = 175
 4-5 멀티플렉서 설계 = 177
  4.5.1 동작 = 177
  4.5.2 하드웨어 설계 = 178
  4.5.3 구현 및 테스트 = 180
 4-6 디멀티플렉서 설계 = 182
  4.6.1 동작 = 182
  4.6.2 하드웨어 설계 = 183
  4.6.3 구현 및 테스트 = 186
 4-7 7 세그먼트 표시기 설계 = 188
  4.7.1 동작 = 188
  4.7.2 하드웨어 설계 = 190
  4.7.3 구현 및 테스트 = 192
제5장 VHDL 순차회로 설계
 5-1 D 플립플릅 설계 = 197
  5.1.1 동작 = 197
  5.1.2 하드웨어 설계 = 198
  5.1.3 구현 및 테스트 = 200
 5-2 레지스터 설계
  5.2.1 동작 = 202
  5.2.2 하드웨어 설계 = 203
  5.2.3 구현 및 테스트 = 205
 5-3 Shift／Rotate 레지스터 설계 = 208
  5.3.1 동작 = 208
  5.3.2 하드웨어 설계 = 209
  5.3.3 구현 및 테스트 = 213
 5-4 동기식 카운터 설계 = 215
  5.4.1 동작 = 215
  5.4.2 하드웨어 설계 = 216
  5.4.3 구현 및 테스트 = 222
 5-5 비동기식 카운터 설계
  5.5.1 동작 = 225
  5.5.2 하드웨어 설계 = 226
  5.5.3 구현 및 테스트 = 231
 5-6 업다운 카운터 설계 = 234
  5.6.1 동작 = 234
  5.6.2 하드웨어 설계 = 234
  5.6.3 구현 및 테스트 = 239
 5-7 FSM 설계 = 241
  5.7.1 동작 = 241
  5.7.2 하드웨어 설계 = 242
  5.7.3 구현 및 테스트 = 249
제6장 VHDL 응용회로 설계
 6-1 메모리 설계 = 255
  6.1.1 동작 = 255
  6.1.2 하드웨어 설계 = 257
  6.1.3 구현 및 테스트 = 269
 6-2 ALU 회로 설계 = 276
  6.2.1 동작 = 276
  6.2.2 하드웨어 설계 = 278
  6.2.3 구현 및 테스트 = 283
 6-3 곱셈기 회로 설계 = 288
  6.3.1 동작 = 288
  6.3.2 하드웨어 설계 = 289
  6.3.3 구현 및 테스트 = 295
 6-4 디지털 시계 설계 = 298
  6.4.1 동작 = 298
  6.4.2 하드웨어 설계 = 299
  6.4.3 구현 및 테스트 = 309
제7장 FPGA 설계 실습
 7-1 RoV-Lab 3000을 이용한 실습 = 313
  7.1.1 RoV-Lab 3000 장비의 구성 = 313
 7-2 7-Segment 제어기 설계 = 315
  7.2.1 개요 = 315
  7.2.2 설계 실습 = 318
 7-3 스탭 모터 제어기 설계 = 323
  7.3.1 개요 = 323
  7.3.2 설계 실습 = 330
 7-4 적외선 센서 제어기 설계 = 345
  7.4.1 개요 = 345
  7.4.2 설계 실습 = 347
 7-5 무선 통신 제어기 설계 = 352
  7.5.1 개요 = 352
  7.5.2 설계 실습 = 354
 7-6 라인 트레이서 로봇 설계 = 358
  7.6.1 개요 = 358
  7.6.2 설계 실습 = 359
 7-7 원격 조정 로봇 설계 = 372
  7.7.1 개요 = 372
  7.7.2 설계 실습 = 373