목차
제1장 0에서 1까지
1.1 게임 계획 = 3
1.2 복잡성을 다루는 법 = 4
1.3 디지털 개념화 = 7
1.4 수의 체계 = 9
1.5 논리 게이트 = 21
1.6 디지털 개념화의 하부 = 24
1.7 CMOS 트랜지스터 = 29
1.8 전력 소모 = 37
1.9 요약 및 미리 보기 = 39
연습문제 = 40
면접질문 = 50
제2장 조합 논리 디자인 = 53
2.1 소개 = 53
2.2 부울 식 = 56
2.3 부울 대수 = 59
2.4 논리에서 게이트로 = 66
2.5 다단계 조합 논리 = 69
2.6 X's와 Z's = 74
2.7 카르노 맵 = 75
2.8 조합 빌딩 블록 = 83
2.9 타이밍 = 89
2.10 요약 = 97
연습문제 = 98
면접질문 = 104
제3장 순차 논리 디자인 = 107
3.1 소개 = 107
3.2 래치와 플립플롭 = 108
3.3 동기식 논리 설계 = 117
3.4 유한 상태 기계 = 122
3.5 순차 논리의 타이밍 = 138
3.6 병렬 처리 = 156
3.7 요약 = 160
연습문제 = 161
면접질문 = 170
제4장 하드웨어 표현 언어 = 173
4.1 서론 = 173
4.2 조합 논리 = 177
4.3 구조적 모델링 = 192
4.4 순차 논리 = 195
4.5 더 많은 조합 논리 = 200
4.6 한정 판매 표현기 = 210
4.7 파라미터화된 모듈 = 214
4.8 테스트벤치 = 217
4.9 요약 = 221
연습문제 = 222
면접질문 = 232
제5장 디지털 빌딩 블록 = 235
5.1 서론 = 235
5.2 연산 회로 = 235
5.3 수의 체게 = 252
5.4 순차 조형 블록 = 257
5.5 메모리 어레이 = 260
5.6 로직 어레이 = 269
5.7 요약 = 277
연습문제 = 278
면접질문 = 286
제6장 구조 = 289
6.1 소개 = 289
6.2 어셈블리어 = 290
6.3 기계어 = 299
6.4 프로그래밍 = 305
6.5 주소 지정 모드 = 327
6.6 빛, 카메라, 실행 : 컴파일하기, 어셈블하기, 로딩하기 = 330
6.7 잡동사니 = 336
6.8 실세계의 관점 : IA-32 구조 = 341
6.9 요약 = 349
연습문제 = 350
면접질문 = 358
제7장 마이크로 구조 = 361
7.1 소개 = 361
7.2 성능 분석 = 364
7.3 단일 사이클 프로세서 = 366
7.4 다중 사이클 프로세서 = 379
7.5 파이프라인 프로세서 = 398
7.6 HDL 표현 = 419
7.7 예외 = 429
7.8 진보된 마이크로 구조 = 432
7.9 실세계 전망 : IA-32 마이크로 구조 = 445
7.10 요약 = 450
연습문제 = 451
면접질문 = 457
제8장 메모리 시스템 = 459
8.1 서론 = 459
8.2 메모리 시스템 성능 해석 = 463
8.3 캐시 = 465
8.4 가상 메모리 = 481
8.5 메모리-매피드 I／O = 492
8.6 실세계 전망 : IA-32 메모리 및 I／O 시스템 = 496
8.7 요약 = 499
연습문제 = 501
면접질문 = 507
부록 A 디지털 시스템 구현 = 508
A.1 서론 = 508
A.2 74XX 로직 = 509
A.3 프로그래머블 로직 = 513
A.4 특정 응용 집적회로 = 516
A.5 데이터 시트 = 517
A.6 로직 계통 = 522
A.7 패키징과 어셈블리 = 525
A.8 전송 선로 = 529
A.9 경제성 = 542
부록 B MIPS 명령 = 545
추천도서 = 549
찾아보기 = 551
