목차
CHAPTER 1 기초 개념 = 2
1-1. 디지털 1과 0에 대한 소개 = 4
1-2. 수의 표현 = 6
1-3. 디지털과 아날로그 시스템 = 10
1-4. 디지털 수 체계 = 15
1-5. 2진 양의 표현 = 20
1-6. 디지털 회로／논리 회로 = 22
1-7. 병렬과 직렬 전송 = 24
1-8. 기억장치 = 25
1-9. 디지털 컴퓨터 = 26
CHAPTER 2 수 체계와 코드 = 36
2-1. 2진-10진 변환 = 38
2-2. 10진-2진 변환 = 39
2-3. 16진법 = 42
2-4. BCD 코드 = 47
2-5. 그레이 코드 = 49
2-6. 모든 진법 정리 = 51
2-7. 바이트, 니블, 워드 = 52
2-8. 알파뉴메릭 코드 = 53
2-9. 오류 검출을 위한 패리티 방법 = 55
2-10. 응용 = 59
CHAPTER 3 논리 회로의 묘사 = 70
3-1. 부울 상수와 변수 = 73
3-2. 진리표 = 73
3-3. OR 연산과 OR 게이트 = 74
3-4. AND 연산과 AND 게이트 = 79
3-5. NOT 연산 = 82
3-6. 논리 회로의 부울 대수 표현 = 83
3-7. 논리 회로 출력 값 구하기 = 86
3-8. 부울 표현식으로부터 회로 구현 = 89
3-9. NOR 게이트와 NAND 게이트 = 90
3-10. 부울 정리 = 94
3-11. 드모르간 정리 = 98
3-12. NAND 게이트와 NOR 게이트의 범용성 = 101
3-13. 논리 게이트의 대안 표시 = 105
3-14. 어떤 게이트 표현을 사용할 것인가? = 108
3-15. 전파 지연 = 114
3-16. 논리 회로 기술 방법 요약 = 116
3-17. 하드웨어 기술 언어와 프로그램 언어의 비교 = 118
3-18. 논리 회로를 PLD로 구현하는 법 = 121
3-19. HDL의 형식과 구문 표현 = 122
3-20. 중간 신호 = 126
CHAPTER 4 조합 논리 회로 = 140
4-1. 곱의 합 형식 = 142
4-2. 논리 회로의 간략화 = 143
4-3. 대수를 사용한 간략화 = 144
4-4. 조합 논리 회로의 설계 = 149
4-5. 카르노 맵 방법 = 156
4-6. 배타적 OR과 배타적 NOR 회로 = 168
4-7. 패리티 발생기와 검사기 = 174
4-8. 인에이블／디스에이블 회로 = 175
4-9. 디지털 IC의 기본 특징 = 178
4-10. 디지털 시스템의 고장 점검 = 185
4-11. 디지털 IC의 내부 결함 = 187
4-12. 외부 불량 = 191
4-13. 고장 점검 사례 연구 = 194
4-14. 프로그램 가능 논리 소자 = 196
4-15. HDL의 자료 표현 = 202
4-16. HDL을 사용한 진리표 = 208
4-17. HDL의 의사 제어 구조 = 211
CHAPTER 5 플립플롭과 관련 소자 = 238
5-1. NAND 게이트 래치 = 241
5-2. NOR 게이트 래치 = 247
5-3. 고장 점검 연구 = 250
5-4. 디지털 펄스 = 252
5-5. 클록 신호와 클록 입력을 갖는 플립플롭 = 253
5-6. 클록 입력을 갖는 S-R 플립플롭 = 257
5-7. 클록 입력을 갖는 J-K 플립플롭 = 260
5-8. 클록 입력을 갖는 D-플립플롭 = 263
5-9. D-래치(투과성 래치) = 266
5-10. 비동기 입력 = 268
5-11. 플립플롭의 타이밍 고찰 = 271
5-12. 플립플롭 회로에서의 잠재적인 타이밍 문제 = 274
5-13. 플립플롭의 응용 = 276
5-14. 플립플롭의 동기화 = 276
5-15. 입력 순차 검출 = 278
5-16. 데이터의 저장과 전송 = 279
5-17. 직렬 데이터 전송, 시프트 레지스터 = 281
5-18. 주파수 분할과 카운터 = 285
5-19. 마이크로컴퓨터의 응용 = 289
5-20. 슈미트-트리거 소자 = 291
5-21. 단안정 멀티바이브레이터 = 293
5-22. 클록 발생 회로 = 296
5-23. 플립플롭 회로의 고장점검 = 300
5-24. 회로도 입력을 이용한 PLD의 순차 회로 = 305
5-25. HDL을 사용한 순차 회로 = 309
5-26. 에지 트리거 소자 = 314
5-27. 다중 컴포넌트를 가진 HDL 회로 = 319
CHAPTER 6 디지털 계수, 연산과 회로 = 342
6-1. 2진 덧셈 및 뺄셈 = 344
6-2. 부호 있는 수의 표현 = 345
6-3. 2의 보수 체계에서 덧셈 = 352
6-4. 2의 보수 체계에서 뺄셈 = 354
6-5. 2진 곱셈 = 357
6-6. 2진 나눗셈 = 358
6-7. BCD 덧셈 = 358
6-8. 16진 산술 = 361
6-9. 산술 회로 = 364
6-10. 병렬 2진 가산기 = 365
6-11. 전가산기의 설계 = 367
6-12. 레지스터를 갖는 완전한 병렬 가산기 = 370
6-13. 자리올림 전파 = 372
6-14. 집적 회로 병렬 가산기 = 373
6-15. 2의 보수 체계 = 375
6-16. ALU 집적 회로 = 379
6-17. 고장점검 = 383
6-18. 알테라 라이브러리 함수 이용 = 385
6-19. HDL에서 비트 배열의 논리적 연산 = 393
6-20. HDL 가산기 = 395
6-21. 회로 비트 용량의 파라미터 처리 = 396
CHAPTER 7 카운터와 레지스터 = 412
1부 = 414
7-1. 비동기식(리플) 카운터 = 414
7-2. 리플 카운터에서의 전달 지연 = 418
7-3. 동기식(병렬) 카운터 = 421
7-4. MOD 수가 $$2^N$$보다 작은 카운터 = 424
7-5. 동기식 하강 카운터와 상승／하강 카운터 = 431
7-6. 프리셋 카운터 = 434
7-7. 동기식 카운터 IC = 435
7-8. 카운터의 부호화 = 447
7-9. 동기식 카운터 분석 = 451
7-10. 동기식 카운터의 설계 = 455
7-11. 카운터를 위한 알테라 라이브러리 기능 = 464
7-12. HDL을 사용한 카운터 = 469
7-13. HDL 모듈 연결 = 482
7-14. 상태 기계 = 491
2부 = 504
7-15. 레지스터 데이터 전송 = 504
7-16. 레지스터 IC = 504
7-17. 시프트 레지스터 카운터 = 513
7-18. 고장 점검 = 518
7-19. MEGAFUNCTION 레지스터 = 521
7-20. 레지스터 HDL = 525
7-21. 링 카운터 HDL = 532
7-22. 단안정펄스의 HDL = 534
CHAPTER 8 집적 회로 논리 소자의 종류 = 566
8-1. 디지털 IC의 용어 = 568
8-2. TTL 논리군 = 577
8-3. TTL 자료 = 582
8-4. TTL 계열의 특성 = 586
8-5. 부하와 팬 아웃 = 589
8-6. 다른 TTL 특성들 = 595
8-7. MOS 기술 = 599
8-8. 상보형 MOS 논리 = 602
8-9. CMOS 계열의 특성 = 605
8-10. 저전압 기술 = 612
8-11. 개방-컬렉터／개방-드레인 출력 = 615
8-12. 3상태 논리 출력 = 621
8-13. 고속 버스 인터페이스 논리 = 625
8-14. ECL 디지털 IC군 = 626
8-15. CMOS 전송 게이트(양방향 스위치) = 630
8-16. IC 인터페이스 = 633
8-17. 혼합 전압 인터페이스 = 637
8-18. 아날로그 전압 비교기 = 639
8-19. 고장점검 = 641
8-20. FPGA의 특성 = 643
CHAPTER 9 MSI 논리 회로 = 664
9-1. 디코더 = 665
9-2. BCD-7-세그먼트 디코더／드라이버 = 673
9-3. 액정표시장치(LCD) = 676
9-4. 인코더 = 680
9-5. 고장점검 = 686
9-6. 멀티플렉서(데이터 선택기) = 688
9-7. 멀티플렉서 응용 = 694
9-8. 디멀티플렉서 = 700
9-9. 추가 고장점검 = 708
9-10. 크기 비교기 = 710
9-11. 코드 변환기 = 715
9-12. 데이터 버싱 = 719
9-13. 74ALS173／HC173 3상태 레지스터 = 721
9-14. 데이터 버스 운영 = 723
9-15. HDL을 사용한 디코더 = 730
9-16. HDL 7-세그먼트 디코더／드라이버 = 733
9-17. HDL을 사용한 인코더 = 737
9-18. HDL 멀티플렉서와 디멀티플렉서 = 741
9-19. HDL 크기 비교기 = 745
9-20. HDL 코드 변환기 = 746
CHAPTER 10 HDL을 이용한 디지털 시스템 프로젝트 = 770
10-1. 작은 프로젝트 관리 = 771
10-2. 스테퍼 전동기 구동 프로젝트 = 773
10-3. 키패드 인코더 프로젝트 = 781
10-4. 디지털 시계 프로젝트 = 788
10-5. 마이크로웨이브 오븐 프로젝트 = 807
10-6. 주파수 카운터 프로젝트 = 814
CHAPTER 11 아날로그 세계와의 접속 = 824
11-1. 디지털 대 아날로그 복습 = 825
11-2. 디지털-아날로그 변환 = 827
11-3. DAC 회로도 = 835
11-4. DAC 내역 = 841
11-5. 집적 회로 DAC = 843
11-6. DAC 응용 = 844
11-7. DAC 고장점검 = 846
11-8. 아날로그-디지털 변환 = 847
11-9. 디지털 램프 ADC = 848
11-10. 데이터 획득 = 854
11-11. 연속근사 ADC = 858
11-12. 플래시 ADC = 867
11-13. 그 밖의 A／D 변환법 = 869
11-14. 응용되는 대표적 ADC 구조 = 875
11-15. 표본추출보유 회로 = 875
11-16. 다중화 = 876
11-17. 디지털 신호 처리(DSP) = 878
11-18. 아날로그 접속의 응용 = 881
CHAPTER 12 메모리 소자 = 902
12-1. 메모리 용어 = 904
12-2. 일반적인 메모리 동작 = 908
12-3. CPU와 메모리의 연결 = 912
12-4. 읽기전용 메모리 = 913
12-5. ROM 구조 = 915
12-6. ROM 타이밍 = 918
12-7. ROM의 종류 = 919
12-8. 플래시 메모리 = 928
12-9. ROM 응용 = 933
12-10. 반도체 RAM = 936
12-11. RAM 구조 = 937
12-12. 정적 RAM(SRAM) = 939
12-13. 동적 RAM(DRAM) = 945
12-14. DRAM의 구조와 동작 = 946
12-15. DRAM 읽기／쓰기 사이클 = 951
12-16. DRAM 리프레싱 = 953
12-17. DRAM 기술 = 955
12-18. 다른 메모리 기술 = 957
12-19. 워드크기와 용량의 확장 = 960
12-20. 특수한 메모리 기능 = 969
12-21. RAM 시스템 고장점검 = 971
12-22. ROM 검사 = 977
CHAPTER 13 프로그램 가능한 논리 장치 구조 = 996
13-1. 디지털 시스템 체계도 = 998
13-2. PLD 회로의 기초 = 1004
13-3. PLD 구조 = 1006
13-4. 알테라 MAX7000S 계열 = 1012
13-5. 알테라 MAXⅡ계열 = 1016
13-6. 알테라 CYCLONE 시리즈 = 1021
연습 문제 해답 = 1029
ICs 찾아보기 = 1037
찾아보기 = 1043
